<menuitem id="qecsf"></menuitem>

<strong id="qecsf"><acronym id="qecsf"></acronym></strong>

<td id="qecsf"><font id="qecsf"><object id="qecsf"></object></font></td>
<dfn id="qecsf"></dfn>
    從PCB制造到組裝一站式服務(wù)

    為什么埋容埋阻的良率普遍不高?

    2025
    09/13
    本篇文章來自
    捷多邦

    在做高密度設(shè)計(jì)時(shí),埋容埋阻常被提起,但隨之而來的一個(gè)現(xiàn)實(shí)問題就是——良率普遍不高。為什么會(huì)這樣?

     

    1. 材料特性的不穩(wěn)定性。

    埋容需要專用的高介電常數(shù)介質(zhì)薄膜或特殊基材,不同批次材料的介電常數(shù)、厚度均勻性都會(huì)影響電容值的穩(wěn)定性。而埋阻則依賴薄膜電阻材料,阻值會(huì)受材料均勻性、溫度系數(shù)影響。相比FR4的標(biāo)準(zhǔn)性,這些材料的穩(wěn)定性要差得多。

     

    2. 工藝窗口窄。

    埋容層厚度通常只有幾微米,壓合、蝕刻、沉銅等任何一個(gè)環(huán)節(jié)稍有偏差,都會(huì)導(dǎo)致容量值偏差或短路。埋阻同樣如此,蝕刻精度直接決定阻值。如果工廠的設(shè)備精度和工藝控制沒到位,良率自然很難提升。

     

    3. 檢測(cè)難度大。

    普通貼片元件可以單獨(dú)測(cè)試,而埋容埋阻是“內(nèi)嵌”的,很多缺陷在出廠前難以100%篩出,比如局部短路、微裂紋、電容值偏低。這意味著部分問題會(huì)在裝配或使用階段才暴露出來。

     

    4. 成本與良率的博弈。

    提高良率的辦法無非是用更高端的材料、更嚴(yán)格的工藝、更慢的生產(chǎn)節(jié)奏,但這樣會(huì)導(dǎo)致成本急劇上升。在實(shí)際生產(chǎn)中,為了平衡成本與效率,很多廠家會(huì)選擇在某個(gè)區(qū)間內(nèi)“折中”,這就注定良率很難和傳統(tǒng)板工藝相提并論。

     

    5. 應(yīng)用設(shè)計(jì)上的挑戰(zhàn)。

    有些設(shè)計(jì)師希望埋容埋阻替代掉較多器件,導(dǎo)致設(shè)計(jì)參數(shù)要求過于苛刻,超出工藝穩(wěn)定范圍。這種情況下一旦遇到加工波動(dòng),失敗率就會(huì)更高。

     

    埋容埋阻良率低,不是單一環(huán)節(jié)的問題,而是材料、工藝、檢測(cè)和應(yīng)用設(shè)計(jì)的綜合結(jié)果。


    the end