2020
11/10
本篇文章來自
捷多邦
在PCB設計時高頻電路往往集成度高，布線密度大，容易受到各種干擾。這就要求在PCB布局中，除了選擇合適的PCB板層外，而且還需要進行合理的元件布局規(guī)劃，并使用正確的布線規(guī)則來完成設計。那么，PCB板設計時高頻電路布線如何抗干擾？
1、高頻電路器件引腳的引線層之間交替越少越好，即元件連接過程中使用的孔（Via）越少越好。
PCB打樣中一個過孔可以帶來約0.5pF的分布電容，減少孔數可以顯著提高速度并減少數據錯誤的可能性。
2、高頻電路器件引腳之間的引線越短越好
信號的輻射強度與信號線的線長成正比，高頻信號引線越長，就越容易耦合到靠近它的元件，因此對于信號時鐘、晶振、 DDR數據、LVDS線、USB線等高頻信號線都要求盡可能越短越好。
3、引線之間的高速電子器件引腳彎曲越少越好
引線最好使用全線，可以采用45度折線或弧形過渡，可以減少高頻信號的外部發(fā)射和互耦。
4、注意信號線關閉平行線引入的“串擾”
串擾是指信號線之間的耦合現(xiàn)象直接連接。 為了減少高頻信號的串擾，布線需要執(zhí)行以下操作時：
（1）在布線空間允許的條件下，在兩條線路之間插入接地線或地平面，可以起到隔離作用，減少串擾;
（2）當信號線周圍的空間存在時變電磁場時，如果不能避免平行分布，可以在并行信號線的反面設置大面積“接地”，大大減小干擾。
以上便是PCB板設計時高頻電路布線如何抗干擾的措施，希望對你有所幫助。
the end
24H服務熱線: 
