<menuitem id="qecsf"></menuitem>

<strong id="qecsf"><acronym id="qecsf"></acronym></strong>

<td id="qecsf"><font id="qecsf"><object id="qecsf"></object></font></td>
<dfn id="qecsf"></dfn>
    從PCB制造到組裝一站式服務(wù)

    影響PCB打樣的阻抗因素有哪些?

    2020
    03/25
    本篇文章來自
    捷多邦

    電子器件傳輸信號線中,其高頻信號或者電磁波傳播時(shí)所遇到的阻力稱之為特性阻抗。在PCB打樣中,當(dāng)高頻信號于板材上傳輸時(shí),PCB的特性阻抗值必須與頭尾元件的電子阻抗匹配;一旦不匹配,所傳輸?shù)男盘柲芰繉⒊霈F(xiàn)反射、散射、衰減或延誤現(xiàn)象,嚴(yán)重影響信號完整性。在這種情況下,必須進(jìn)行阻抗控制,使PCB的特性阻抗值與元件相匹配。


    從PCB打樣的角度來講,影響阻抗的關(guān)鍵因素有:
    W-----線寬/線間:線寬增加阻抗變小,距離增大阻抗增大;  
    H----絕緣厚度:厚度增加阻抗增大;  
    T------銅厚:銅厚增加阻抗變??;  
    H1---綠油厚:厚度增加阻抗變小;  
    Er-----介電常數(shù):DK值增大, 阻抗減?。弧 ?br/>

    Undercut----undercut增加, 阻抗變大。


    注:阻焊對阻抗也有影響,只是由于阻焊層貼在介質(zhì)上,導(dǎo)致介電常數(shù)增大,將此歸于介電常數(shù)影響,阻抗值大約會相應(yīng)減少4%。
    特別說明:在PCB打樣中,阻抗控制屬于特殊工藝,技術(shù)難度較大,導(dǎo)致一些PCB廠家嫌麻煩,不想做或比較少做。捷多邦能做2——20層的常規(guī)阻抗板的層壓結(jié)構(gòu),阻抗公差為±10%(極限±8%),滿足客戶多方面的PCB打樣需求。

    the end